Questão número 540704
Engenharia Mecatrônica - Geral - Fundação para o Vestibular da Universidade Estadual Paulista (VUNESP) - 2013
Considerando a família de circuitos lógicos TTL, série 74, a alternativa que apresenta a tensão máxima de entrada para o nível lógico baixo (VIL(máx)) é:
- A.
0,2 V.
- B.
0,4 V.
- C.
0,8 V.
- D.
1,6 V.
- E.
3,2 V.
O Provas e Concursos é um banco de dados de questões de concursos públicos organizadas por matéria, assunto, ano, banca organizadora, etc
