Questões de Engenharia de Telecomunicações do ano 2011

Considerando as portas lógicas ilustradas nas figuras de I a IV acima, julgue os itens a seguir.

Na situação em que as entradas A e B das portas (II) e (III) recebem os mesmos sinais, as saídas das respectivas portas são iguais.

• C. Certo
• E. Errado

Considerando as portas lógicas ilustradas nas figuras de I a IV acima, julgue os itens a seguir.

A tabela verdade relativa à porta da figura (I) é a mostrada corretamente abaixo.

• C. Certo
• E. Errado

Considerando as portas lógicas ilustradas nas figuras de I a IV acima, julgue os itens a seguir.

Na porta ilustrada na figura IV, ocorrendo nível 1 na entrada A e nível 0 na entrada B, na saída X ocorrerá nível

• C. Certo
• E. Errado

As figuras I e II acima mostram, respectivamente, um circuito retificador em ponte e outro denominado retificador transformador com centro. Ambos são alimentados no primário por meio de fonte senoidal. A fonte de alimentação do circuito da figura I apresenta tensão eficaz igual a 120 V, enquanto, no circuito da figura II, essa tensão eficaz de alimentação é igual a 127 V. A partir dessas informações, julgue os itens que se seguem.

Nos terminais da carga R_L, em ambos os circuitos, observam-se formas de onda com retificação completa.

• C. Certo
• E. Errado

As figuras I e II acima mostram, respectivamente, um circuito retificador em ponte e outro denominado retificador transformador com centro. Ambos são alimentados no primário por meio de fonte senoidal. A fonte de alimentação do circuito da figura I apresenta tensão eficaz igual a 120 V, enquanto, no circuito da figura II, essa tensão eficaz de alimentação é igual a 127 V. A partir dessas informações, julgue os itens que se seguem.

Se, no circuito da figura II, a carga R_L estiver submetida a uma tensão de 24 V e drenar uma corrente de 3 A, durante 4 horas, a carga R_L consumirá, em média, energia superior a 200 Wh.

• C. Certo
• E. Errado

• A.

  2

• B.

  4

• C.

  5

• D.

  6

• E.

  8

• A.

  somador de 3 bits com carry de saída.

• B.

  medidor de paridade com apontador de erro.

• C.

  medidor de paridade com inversão controlada.

• D.

  multiplexador de 3 bits com chave de seleção.

• E.

  decodificador de paridade com sinal de casamento.

• A.

  4

• B.

  7

• C.

  8

• D.

  9

• E.

  12

• A.

  

• B.

  (A + B)(B + C)

• C.

  

• D.

  

• E.

  

• A.

  Z + K – P

• B.

  Z + K – P + 1

• C.

  Z – K + P

• D.

  Z – K + P + 1

• E.

  Z – K + P – 1